芯片狂掀涨停潮，最抢眼的 Chiplet 又是什么？

8 月 5 日，半导体板块掀涨停潮，大港股份4 连板，睿创微纳、芯原股份、华大九天、国芯科技20CM 涨停，多伦科技、华西股份等多股 10% 涨停。

从细分来看，先进封装、Chiplet 概念最为抢眼，芯原股份、通富微电、华天科技、晶方科技、嘉欣丝绸等均属于这个概念。

什么是Chiplet？

根据摩尔定律，半导体芯片上集成的晶体管和电阻数量将每 18 到 24 个月将增加一倍。

但摩尔定律发展至今已经有 50 多年，随着半导体工艺的进步，要在同等面积大小的区域里放进更多的硅电路，比如漏电流增加、散热问题增加、时钟频率增长减慢等问题已经不可避免的增加。

目前单纯靠系统级芯片提高性能已经变得更加困难，5nm 往下的 4nm，3nm 等工艺技术，即便取得制程突破，也未必在性能和功耗之间保持平衡，所以这时候 Chiplet 的概念出现了。

所谓 Chiplet，顾名思义就是小芯片/芯粒，是通过将原来集成于同一系统单晶片中的各个元件分拆，独立为多个具特定功能的 Chiplet，分开制造后再透过先进封装技术将彼此互联，最终集成封装为一系统晶片组。

在科研界和产业界看来，这是一种可以延缓摩尔定律失效、放缓工艺进程时间、支撑半导体产业继续发展的有效方案。

市场空间方面，据 Omdia 数据预测，Chiplet 市场规模到 2024 年将达到 58 亿美元，2035 年则将超过 570 亿美元。

Chiplet 有哪些优势？

广发证券指出，Chiplet 有提高制造良率、降低设计及制造成本的优点。具体来看，

第一，降低成本。

据悉，设计 28nm 芯片的平均成本为 4000 万美元；相比之下，设计 7nm 芯片的成本为 2.17 亿美元，设计 5nm 设备的成本为 4.16 亿美元，3nm 设计更是将耗资高达 5.9 亿美元

The Linley Group 的白皮书《Chiplets Gain Rapid Adoption:Why Big Chips Are Getting Small》中直接提出，Chiplet 技术可以将大型 7nm 设计的成本降低高达 25%；在 5nm 及以下的情况下，节省的成本更大。

第二，提高芯片制造的良品率。

资料显示，芯片的良品率与芯片的面积有关，随着芯片面积增大，良品率会下降。掩模尺寸 700mm2 的设计通常会产生大约 30% 的合格芯片，而 150mm2 芯片的良品率约为 80%，因此，通过 Chiplet 设计将大芯片分成更小的芯片可以有效改善良率，同时也能够降低因为不良率而导致的成本增加。

第三，降低设计的复杂度和设计成本。

因为如果在芯片设计阶段，就将大规模的 SoC 按照不同的功能模块分解为一个个的芯粒，那么部分芯粒可以做到类似模块化的设计，而且可以重复运用在不同的芯片产品当中。这样不仅可以大幅降低芯片设计的难度和设计成本，同时也有利于后续产品的迭代，加速产品的上市周期。

未来该技术的应用前景将出现在哪些领域？

芯和半导体市场部负责人认为，相较之下 AI 人工智能、HPC 高性能计算对于芯片的设计规模要求最高，这两个领域对于 Chiplet 技术的尝试会更加迫切。

芯原股份创始人、董事长兼总裁戴伟民接受采访时表示，平板电脑应用处理器，自动驾驶域处理器，数据中心应用处理器将会是 Chiplet 率先落地的应用领域。

组建 UCIe 联盟，巨头主导Chiplet竞赛

今年 3 月 2 日，英特尔与 AMD、Arm、高通、微软、谷歌、Meta、台积电、日月光、三星等十家行业巨头正式成立 UCIe（通用芯粒高速互连）产业联盟，意欲共同打造 Chiplet 互连标准，携手推动 Chiplet 接口规范的标准化。

国内厂商方面，包括芯原、超摩科技、灿导、芯和等多家半导体企业已经陆续加入。另外近日也有消息传出，阿里巴巴也加入了 Chiplet 生态联盟 UCIe，并且成为中国大陆首家董事会成员。

据国内芯动科技半导体公司技术总监高专指出，不论从国内还是国际来说，UCIe 的发布意味着 Chiplet 向更多应用场景迈出了一大步。

其表示，目前很多大型芯片公司都有基于 Chiplet 的产品问世，但是绝大部分的互联标准是自己定义的私有协议，也就是最多只能自家产品互连，不同厂家的 Chiplet 芯粒是不能通信和组合的。

就像 USB 接口，如果都是私有协议，各个厂家的 USB 主机接口和各种 USB 设备除了自家产品外都互不兼容，会极大的限制 USB 的使用场景。

Chiplet 也是类似，理论上统一了 Chiplet 接口标准，大家的 Chiplet 都可以互连，这会让大量的芯片公司参入进来，做出各种功能的 Chiplet 小芯片，将促进整个 Chiplet 生态的开放和繁荣。