SanDisk's New Patent Revealed: Processor Directly Bonded to NAND Flash Chips, HBM Relegated to Supporting Role

闪迪正在推动一场存储架构的根本性重构——将计算单元与 NAND 闪存直接键合，并将 HBM 的角色从核心内存降级为辅助层级。

据美国专利商标局公开的专利文件，闪迪提出了一种将多核处理器直接集成于 CBA 存储芯片之上的 3D 堆叠架构，整体封装于同一中介层之上，HBM 则围绕该堆叠结构分布于周侧。这一设计意在同时突破 HBM 容量天花板与现有高带宽闪存（HBF）架构在延迟、功耗及系统集成层面的局限。

该专利的曝光表明，闪迪在加速推进 HBF 量产路线的同时，已在专利层面布局更激进的存储 - 计算融合方案，对 AI 加速器及 GPU 的内存架构设计路径具有潜在的深远影响。

HBM 容量瓶颈催生新架构探索

HBM 凭借高带宽优势成为当前 AI 芯片的主流内存方案，但其容量限制日益成为制约因素。据科技媒体 Wccftech 报道，现有 HBM 解决方案单栈容量通常为 32 至 64GB，难以满足大规模 AI 模型对内存容量的持续增长需求。

为此，闪迪此前已推出 HBF 架构，借鉴 HBM 的垂直堆叠理念，通过硅通孔（TSV）将多层 NAND 闪存互联，形成统一存储栈。据闪迪披露，HBF 单栈容量可扩展至 4TB，在带宽上接近 HBM 水平，同等成本下容量可达 HBM 的 8 至 16 倍。

然而，NAND 闪存在容量优势之外仍存在固有短板。Wccftech 指出，NAND 在系统架构中距离计算核心较远，数据访问速度慢于基于 DRAM 的架构，这一结构性劣势限制了 HBF 在延迟敏感型工作负载中的适用性。

新专利核心：计算与 NAND 直接键合

闪迪最新专利提出的方案，正是针对上述延迟问题的直接回应。根据专利文件，该设计将一块基于 CBA 结构构建的 NAND 闪存芯片置于计算芯片（如 AI 加速器或 GPU）正下方，实现处理器与 NAND 的直接物理键合。

CBA 结构本身将大容量 NAND 闪存阵列与 CMOS 逻辑层合二为一，而整个集成堆叠随后被安装于中介层之上。HBM 芯片栈则附着于该组合堆叠的一侧或多侧，与 NAND 层共享同一中介层平台。

这一架构的关键在于重新定义了各类存储介质的分工边界：HBM 负责处理即时性、高速内存操作，而 NAND 闪存层则承担读写密集型工作负载及大规模数据存储任务。据 Wccftech 报道，在此配置下，HBM 仍被集成于系统之中，但其角色已从主导地位转变为整体存储 - 计算层级中的特定功能模块。

HBF 之外的并行布局

值得关注的是，上述专利所呈现的架构方向与闪迪现阶段主推的 HBF 路线并非替代关系，而是并行推进的技术储备。闪迪目前仍在加速 HBF 的开发进程，HBF 代表着其在近期可落地的高容量存储方案上的主要商业押注。

新专利所描述的处理器直接键合 NAND 的 3D 堆叠方案，则指向更长期的架构演进路径，旨在从根本上缩短计算单元与大容量存储之间的物理距离，从而在系统层面同时优化带宽、延迟与能效表现。

对于 AI 芯片设计商及封装技术供应链而言，闪迪此次专利布局释放出明确信号：存储与计算的深度融合正从概念走向具体技术路径，围绕中介层封装平台的生态竞争或将进一步加剧。