Samsung Electronics Unveils HBM5 for the First Time, Betting on Next-Generation AI Memory Competition

三星电子在 Computex 2026 展会上首次公开第八代高带宽存储器 HBM5 原型，标志着这家韩国芯片巨头在 AI 存储市场的产品布局持续提速。在存储价格全面走高的背景下，市场对韩国存储厂商今年盈利的预期已大幅上调。

三星电子首席技术官 Song Jae-hyuk 在展会上表示，随着 AI 系统日趋复杂，从存储、晶圆代工到逻辑芯片与封装的全价值链竞争力愈发关键。HBM5 的核心技术亮点是名为 Heat Path Block（HPB）的热管理创新，通过在半导体晶圆之间引导热量流动，有效缓解高密度堆叠芯片中的热量积聚问题，从而提升性能稳定性与运行可靠性。

在 HBM4E 层面，三星已于 5 月下旬率先向全球主要客户发货 12 层 HBM4E 样品，成为业内首家出货该产品的厂商。HBM4E 引脚传输速度稳定在 14Gbps，可扩展至 16Gbps，较 HBM4 提升逾 20%，每堆栈带宽达 3.6TB/s，容量 48GB，较上一代增加逾 30%。

通用 DRAM 价格大幅上涨显著强化了三星和 SK 海力士的 HBM 定价主导权，两家公司盈利预期随之大幅上调。摩根士丹利预测，三星今年全年营业利润同比增幅或达 464%，SK 海力士增幅约 280%。

三星此次展出的 HBM5 原型以 HPB 热管理技术为核心创新点。随着 AI 模型运算需求持续攀升，存储带宽随之提升，密集堆叠芯片中的热量积聚问题日益突出，直接威胁芯片的性能表现与使用寿命。三星表示，HPB 技术通过在半导体晶圆之间引导热量，将其从关键区域疏散，从而改善整体运行稳定性。

该技术已在 HBM4E 平台完成验证，计划随 HBM5 正式商用。Song Jae-hyuk 表示，具体推进节奏将视客户需求而定，不排除提前商用的可能。在工艺层面，HBM5 计划引入三星第六代 10 纳米级 DRAM 制程（1c DRAM）及 2 纳米逻辑工艺节点。

Song Jae-hyuk 进一步指出，HPB 技术的实现需要对芯片架构多个层次进行重新设计并协同整合，三星作为集存储、晶圆代工与封装于一体的综合半导体制造商，具备其他厂商难以复制的跨环节协同优势。此外，三星正准备成为业内首家部署混合铜键合（hybrid copper bonding）先进封装技术的厂商，该技术可进一步提升散热效率与芯片性能，相关样品已向多家客户提供。

在 HBM5 技术展望之外，三星此次在 Computex 展会上同步展示了 HBM4E 平台的晶圆及芯片组。展会信息显示，该产品引脚传输速度达 14Gbps，带宽最高可达 4TB/s，核心芯片采用 1c DRAM 制程，逻辑基底芯片则由三星晶圆代工以 4 纳米工艺制造。

三星 5 月 29 日公告显示，此次交付的 12 层 HBM4E 样品能效较上一代提升 16%，热阻特性改善逾 14%，有助于在高负载数据中心场景中延长可靠性并降低能耗。HBM4E 与 HBM4 共用核心技术路径，旨在提升制程稳定性与良率。三星存储开发部门执行副总裁 Sang Joon Hwang 表示，HBM4E 再次体现了三星的技术差异化优势，公司将持续推动全球 AI 存储市场增长。

在产品线规划上，三星除现有 12 层 48GB 版本外，后续还将推出 32GB（8 层）与 64GB（16 层）版本，以覆盖不同客户需求，量产节奏将根据客户时间表推进。

三星在 AI 存储技术端积极布局的同时，整体存储市场价格走势也为其提供了有力支撑。市场认为，通用 DRAM 价格大幅上涨后，其收益性已接近 HBM 水平，三星和 SK 海力士均无需依赖 HBM 冲量维持营收，得以在价格谈判中保持强硬立场。

三星采取审慎的产能分配策略，并未将 DRAM 产能过度转移至 HBM，这一做法进一步支撑了 HBM 高价格区间的维持。据报道，三星 HBM4 的谈判价格已在 700 美元左右，较上一代 HBM3E 高出 20% 至 30%。

HBM、通用 DRAM 及 NAND 闪存价格同步走高，为韩国存储厂商带来全面盈利改善预期。摩根士丹利预测，三星电子今年全年营业利润将达约 245.7 万亿韩元，同比增幅达 464%；SK 海力士全年营业利润预计约 179.4 万亿韩元，同比增幅约 280%，两家公司的业绩改善预计将贯穿全年。