这一次，三星被台积电卡脖子了

在晶圆代工领域，三星与台积电是纯粹的竞争关系，但在存储芯片市场，作为行业霸主，三星却不得不寻求与台积电深入合作，这都是英伟达惹的祸。

据 DigiTimes 报道，三星 HBM3E 内存尚未通过英伟达的测试，仍需要进一步验证，这是因为卡在了台积电的审批环节。作为英伟达 AI GPU 芯片的制造和封装厂，台积电是英伟达验证环节的重要参与者。据悉，台积电采用的是基于 SK 海力士 HBM3E 产品设定的检测标准，而三星的 HBM3E 产品在制造工艺上有些差异，例如，SK 海力士芯片封装环节采用了 MR-MUF 材料技术，三星则是基于 TC-NCF 技术，这会对一些参数产生影响。

三星在 4 月表示，其 8 层垂直堆叠的 HBM3E 已经在 4 月量产，并计划在今年第二季度量产 12 层堆叠的 HBM3E，比原计划提前了一个季度。按照三星的说法，为了更好地应对生成式 AI 日益增长的需求，该公司加快了新款 HBM 产品的项目进度。

自从 HBM 问世并量产以来，SK 海力士一直是英伟达为其 AI GPU 配备该类内存的独家供应商，发展到 HBM3E 版本，依然如此，只是从 2024 年第二季度开始，另外两家内存大厂才开始加入英伟达 HBM 供应链。因此，SK 海力士是行业霸主，市场份额超过 80%。

2022 年，SK 海力士专为英伟达的 H100 设计了 HBM3，其性能令人惊讶，且 HBM 在经济上是可行的，并一举确立了行业地位。在这种情况下，三星和美光准备花费数十亿美元来扩大芯片生产能力。最近，三星推出了其 12 层堆叠的 HBM3E，旨在将其与 SK 海力士和美光的 8 层堆叠产品区分开来。

在不久前举行的年度股东大会上，SK 海力士非常享受它的胜利成果，这家韩国内存制造商表示，HBM 必须为客户 “定制和专业化”，这是在强调其与英伟达的深厚关系。

同期，三星也宣布了其 HBM 产量的增长计划，一位高管表示，该公司计划今年将芯片产量增加两倍。英伟达首席执行官黄仁勋（Jensen Huang）在 Blackwell 产品发布会上表示，正在对三星的 HBM3E 进行资格认证，黄仁勋这是在侧面敲打 SK 海力士，以避免供应商一家独大，出现客大欺店的情况。

相对于三星和 SK 海力士，美光（Micron）晚一年才推出 HBM 产品，但凭借其在 HBM3E 版本产品上的 “弯道超车” 表现，特别是其 3D 堆叠技术，使 HBM3E 在有限的空间中，满足高带宽与大容量的需求，有望在 HBM 竞赛中扳回一城。美光的 HBM3E 瞄向了英伟达新推出的 DGX GH200。

01 三巨头排队验证 HBM3E

作为 AI 服务器芯片行业霸主，英伟达具有很强的话语权，这使得内存行业厂商不得不顺应该公司的标准和验证要求。而为了实现供应链多元化，英伟达将更多 HBM 内存厂商纳入了其供应链，作为新进入者，三星的 HBM3E 正在等待验证通过，而美光和 SK 海力士已经在 2023 下半年向英伟达提供了 8 层垂直堆叠的 HBM3E（24GB）样品，并在 2024 年初通过了英伟达的验证，并获得了订单。

现在，只有三星一家在焦急地等待，因为这三大原厂的 HBM3E 验证结果，将决定英伟达 2024 全年 HBM 供应商的采购权重分配。

2023 年，英伟达的高端 AI 芯片（采用 HBM 内存）是 A100/A800 和 H100/H800，2024 年，其产品组合更多了，除了上述型号，还将再推出使用 6 个 HBM3E 的 H200 和 8 个 HBM3E 的 B100，并整合该公司自研的 Arm 架构 CPU，推出 GH200 和 GB200。

除了英伟达，另外两大处理器厂商也在加紧拓展 AI 服务器市场，这将进一步推动 HBM 内存市场的繁荣。

2024 年，AMD 出货的主力产品是 MI300 系列，采用 HBM3 内存，下一代 MI350 将采用 HBM3E，预计 2024 下半年开始进行 HBM 验证，大批量上市将在 2025 年第一季度。英特尔方面，2022 下半年推出的 Gaudi 2 采用了 6 个 HBM2E，2024 年，预计其新型号 Gaudi 3 仍将采用 HBM2E，但用量升至 8 个。

未来，除了英伟达，AMD 和英特尔会使用越来越多的 HBM 产品，这会给三大内存原厂提供更多商机。

02 验证的卡点

据分析师和行业观察人士称，在 HBM 产品验证方面，三星落后的原因之一是其坚持使用被称为热压非导电膜（TC-NCF）的技术，这导致了一些生产问题，而 SK 海力士则一直采用大规模回流模制底部填充（MR-MUF）技术，可以克服 NCF 的弱点。

TC-NCF 技术已被芯片制造商广泛使用，用于将多层芯片堆叠在紧凑的高带宽存储芯片组中，因为使用热压缩薄膜有助于最大限度地减少堆叠芯片之间的空间。但是，随着层数不断增加，制造变得越来越复杂，因此，经常存在与粘合剂材料相关的问题，芯片制造商一直在寻找替代方案来解决这些问题。MR-MUF 是一种环氧树脂模塑化合物，被认为在避免晶圆翘曲方面更有优势。

SK 海力士率先成功转向 MR-MUF 技术，并成为第一家向英伟达供应 HBM3 内存的供应商。

在 SK 海力士成功将 MR-MUF 应用于 HBM2E 生产后，受到了芯片行业的关注。SK 海力士使用的这种化合物是与 Namics 合作生产的。

MR-MUF 用于 HBM 封装，它对 HBM 芯片的外部结构有显著影响。SK 海力士在创建 12 层 HBM3 时，将一个产品中堆叠的 DRAM 数量从 8 个（16GB）增加到 12 个，从而将容量提高了 50%。通过这种方式，SK 海力士实现了 24GB 的容量。为了在保持芯片厚度的同时增加容量（堆叠层数），必须将 DRAM 芯片逐个向上堆叠，这会导致较薄的芯片产生弯曲，MR-MUF 封装对于防止这种情况并保持芯片的厚度是有益的。

不久前，有消息人士说，三星发布了旨在处理 MR-MUF 技术的芯片制造设备的采购订单。消息人士称，三星与包括日本长濑在内的材料制造商进行谈判，以采购 MUF 材料，使用 MUF 的高端芯片的大规模生产最早可能要到 2025 年才能准备就绪，因为三星需要进行更多的测试。

据悉，三星对其 HBM 内存进行了大规模的 MR-MUF 工艺测试，结果显示与现有的 TC-NCF 相比，吞吐量有所提高，但物理特性有所下降。

三星芯片制造部门的一位高级主管在 2023 年下令对 MUF 技术进行测试，得出的结论是 MUF 不适用于 HBM 产品，最为合适的对象是 3D 堆叠 RDIMM。一般情况下，3D 堆叠 RDIMM 采用硅通孔（TSV）技术制造，主要用于服务器。硅通孔技术是在 Wafer 或者 Die 上穿出数千个小孔，实现硅片堆叠的垂直互连通道，而 MUF 则是上下连接，缩小相互之间间隙的材料，有助于紧密凝固和结合各种垂直堆叠的半导体材料。

据悉，三星计划与 SDI 合作开发自己的 MUF 化合物材料，而且已经从日本订购了 MUF 所需要的相关设备，看起来要推进到下一阶段，以实现更先进的封装工艺，并提高生产效率。

消息人士表示，三星计划在其最新的 HBM 芯片上同时使用 NCF 和 MUF 材料。

但三星并未承认，该公司表示，其内部开发的 NCF 技术是 HBM 产品的 “最佳解决方案”，将用于其新的 HBM3E 芯片。“我们正在按计划开展 HBM3E 产品业务”，三星表示。

如果三星使用 MUF 为真的话，则突显了该公司在 AI 芯片竞赛中面临的越来越大的压力。

据悉，另一家内存大厂美光也打算使用 MUF 材料。

03 发展 HBM4，依然要过台积电这一关

HBM3E 的下一个版本，就是 HBM4，三星正在加快研发脚步，争取缩小与 SK 海力士的差距。

不久前，三星公布了 HBM 路线图，预计 2026 年的 HBM 出货量是 2023 年的 13.8 倍，该公司表示，到 2028 年，HBM 内存的年产量将进一步上升至 2023 年的 23.1 倍。

在代号为 “Snowbolt” 的第六代 HBM 芯片 HBM4 方面，三星计划将缓冲芯片应用于堆叠内存的底层以提高效率。除此之外，还没有更多关于三星 HBM4 的技术细节流出。

SK 海力士方面，在扩充 HBM3E 生产能力的同时，该公司还与台积电签署了谅解备忘录（MOU），双方就下一代 HBM 产品生产和加强整合 HBM 与逻辑层的先进封装技术密切合作，以开发出新一代的 HBM4 产品。

虽然距离 HBM4 投产还有两年的时间，SK 海力士已经在加速推进第七代 HBM 产品（HBM4E）的开发工作了，据 etnews 报道，该公司的 HBM 先进技术团队负责人 Kim Kwi-wook 在近日举行的 “IMW 2024” 活动上分享了下一代 HBM 的发展方向，表示当前 HBM 技术已达到新的水平，同时，代际更迭周期也在缩短，从 HBM3E 开始，由以往的两年变成了一年。

面对竞争，SK 海力士的 HBM 项目正在提速，预计首批 12 层堆叠的 HBM4 最快会在 2025 下半年到来，到 2026 年还会有 16 层堆叠的产品，会向更加定制化的方向发展，而 HBM4E 最早会在 2026 年投产。这是 SK 海力士首次提及 HBM4E，确认了新标准的存在，据悉，其带宽将是上一代产品的 1.4 倍。

5 月中旬，在 2024 年欧洲技术研讨会上，台积电表示，将使用其 12FFC+（12nm 级）和 N5（5nm 级）制程工艺制造 HBM4 芯片。

台积电设计与技术平台高级总监表示：“我们正在与主要的 HBM 内存合作伙伴（美光、三星、SK 海力士）合作，开发 HBM4 全栈集成的先进制程，N5 制程可以使 HBM4 以更低的功耗提供更多的逻辑功能。”

N5 制程允许将更多的逻辑功能封装到 HBM4 中，并实现非常精细的互连间距，这对于逻辑芯片上的直接键合至关重要，可以提高 AI 和 HPC 处理器的内存性能。

相对于 N5，台积电的 12FFC+ 工艺（源自该公司的 16nm FinFET 技术）更加经济，制造的基础芯片能构建 12 层和 16 层的 HBM4 内存堆栈，分别提供 48GB 和 64GB 的容量。

台积电还在优化封装技术，特别是 CoWoS-L 和 CoWoS-R，以支持 HBM4 集成。这些先进的封装技术有助于组装多达 12 层的 HBM4 内存堆栈。新的转接板能确保 2000 多个互连的高效路由，同时保持信号完整性。据台积电介绍，到目前为止，实验性 HBM4 内存在 14mA 时的数据传输速率已达到 6 GT/s。

台积电还在与 Cadence、Synopsys 和 Ansys 等 EDA 公司合作，对 HBM4 通道信号完整性、IR/EM 和热精度进行认证。

04 三星寻求与台积电合作

由于英伟达在 AI 服务器芯片市场处于霸主地位，而该公司的高性能 GPU 都是由台积电代工生产的，因此，在对 HBM 内存大厂的产品进行验证时，台积电扮演着重要的角色。此时，虽然是晶圆代工领域的竞争对手，但要在 HBM 内存市场拓展出更多空间，在进行产品验证时，三星必须面对台积电。

今年 4 月，三星电子共同执行长庆桂显低调访台，传拜访了台积电，消息人士透露，庆桂显此行的任务中，最主要是推广三星最新的 HBM 内存。

之前，台积电与 SK 海力士联手，组成名为 “One Team” 的战略同盟，共同开发下一代 HBM4 内存，目标是通过汇集台积电与 SK 海力士在新一代 AI 半导体封装上的技术优势，巩固双方在 AI 市场的地位。

庆桂显此行，对于三星 HBM3E 产品尽快通过英伟达验证有积极作用，同时，三星也希望台积电能够将其 HBM 内存推荐给客户，以实现将三星产品整合进更多 AI 芯片和服务器系统。